ひふみよ調査室

検索条件

全2件 (1/1ページ) 記事本文を表示

2021/06/04(金)LPC55xx I2S : Configuration register 1 and 2

LPC55xx日本語訳::MCU

参照: NXP LPC55S1x RM R1.4, 37.7.1～2項 *1

I2S : Register description

I2S : Register description
- Configuration register 1
- Configuration register 2
  - bit 10:0 FRAMELEN
  - bit 24:16 POSITION

Configuration register 1

CFG1レジスタにはモード設定が含まれ、そのほとんどが1つのFlexcomm Interface内のすべてのI2Sチャネルペアに適用されます。いくつかの設定は最初のペア（プライマリ・チャネルペア）にのみ適用されます。

bit 0 MAINENABLE

このFlexcomm InterfaceのI2S機能のメインのイネーブル。

0
このFlexcommのすべてのI2Sチャネルペアがディセーブルされ、内部ステートマシン、カウンタ、フラグがリセットされます。他のチャネルペアは有効にできません。
1
最初のI2Sチャネルペアは有効です。このFlexcomm Interfaceの他のチャネルペアは、それぞれのPAIRENABLEビットで有効にすることができます。

bit 1 DATAPAUSE

データフローの一時停止。I2Sシリアライザ／デシリアライザとFIFO間のデータフローを一時停止することができます。これは、ストリームを変更する場合や、データのアンダーフローまたはオーバーフロー後の再起動時に行うことができます。一時停止中は、送受信中のデータを壊すことなく、FIFOの操作を行うことができます。

データの一時停止が要求されると、インターフェイスは、データの流れを中断する前に、進行中のデータの送信を完了する必要がある場合があります。ソフトウェアは、STATレジスタのDATAPAUSEDフラグを監視することにより、アクションを起こす前に一時停止が実際に有効であることを確認する必要があります。

DATAPAUSEがクリアされると、次のフレームの先頭でデータ転送が再開されます。

0
通常動作、またはI2Sがすでに一時停止している場合は次のフレームで通常動作を再開。
1
データフローの一時停止が要求されている。STATのDATAPAUSEDが1のときに有効です。

bit 3:2 PAIRCOUNT

これは0x3の読み取り専用フィールドで、このFlexcommインターフェイスで提供されているI2Sチャネルペアの数をあらわします。

00 = 1つのI2Sチャネルペアがあります。
01 = 2つのI2Sチャネルペアがあります。
10 = 3つのI2Sチャネルペアがあります。
11 = 4つのI2Sチャネルペアがあります。

bit 5:4 MSTSLVCFG

マスタ／スレーブ構成の選択で、このFlexcommのすべてのI2SチャネルペアでSCKとWSがどのように使用されるかを決定します。

0x0
通常のスレーブモード。SCKとWSをマスタから受信し、データの送受信に使用します。
0x1
WS同期マスタ構成。WSは他のマスタから受信され、Flexcommのファンクションクロックから分配された場合に、SCKの生成を同期させるために使用されます。
0x2
既存のSCKを使用するマスタ構成。SCKを受信し、WSの生成に直接使用するとともに、データの送受信を行います。
0x3
通常のマスタモード。SCKとWSが生成され、1つまたは複数のスレーブ機器に送ることができます。

bit 7:6 MODE

基本的なI2Sの動作モードを選択します。37.8.2項の「Formats and modes」を例として参照してください。

モード0(0x0)
I2Sモード、通称「Classic」モード。WSのデューティサイクルは50％で、（有効なチャネルペアごとに）左チャネルのデータが第1フェーズに、右チャネルのデータが第2フェーズにそれぞれ1つずつ発生します。このモードでは、データ領域はフレームの先行するWSエッジの1クロック後に開始されます。
備考: WSのデューティサイクルが50%の場合、FRAMELENはフレームのI2Sクロック数を偶数に定義する必要があります。FRAMELENが奇数クロックを定義している場合、余分なクロックは右サイドに発生します。
モード1(0x1)
WSのデューティサイクルが50%になるDSPモード。モード0の備考を参照してください。
モード2(0x2)
このDSPモードでは、WSは各データフレームの最初に1クロック分のパルスを出力します。
モード3(0x3)
このDSPモードでは、WSは各データフレームの最初に1データスロット分の長さのパルスを出力します。

bit 8 RIGHTLOW

左右チャネルがどのようにFIFOデータ内に配置されるかを決定します。基本的には、FIFOとの間で転送される左右のチャネルデータが入れ替わります。

このビットは、データ幅が24ビット以上の場合やPDMDATA = 1の場合には使用されません。

なお、ONECHANNEL = 1の場合、使用される1つのチャネルは通常左チャネルとなります。POSITIONは、右チャネルデータが通常配置されるフレームにそのデータを配置することができます。

備考: すべての有効なチャネルペアがONECHANNEL = 1である場合、RIGHTLOW = 1は許可されません。

0
右チャネルはFIFOデータの上位部分から取得されます。例えば、データが16ビットの場合、FIFOのビット31:16が右チャネルに使用されます。
1
右チャネルはFIFOデータの下位部分から取得されます。例えば、データが16ビットの場合、FIFOのビット15:0が右チャネルに使用されます。

bit 9 LEFTJUST

データの左詰め。

0
データは、FIFOとI2Sシリアライザ／デシリアライザ間で右詰めで転送されます。つまり、ビット0から始まり、DATALENで定義された位置まで続きます。これは、データバスストリーム上の右詰めのデータに対応します。
1
FIFOとI2Sシリアライザ／デシリアライザの間でデータが左詰めで転送されます。つまり、FIFOエントリのMSBから始まり、DATALENで定義されたビット数だけ続きます。これは、データバスストリーム上の左詰めのデータに対応します。

bit 10 ONECHANNEL

シングルチャネルモード。送信と受信の両方に適用されます。このコンフィギュレーションビットは、最初のI2Sチャネルペアにのみ適用されます。他のチャネルペアは、それぞれのCFG1レジスタで独立してこのモードを選択できます。

0
このチャネルペアのI2Sデータは、左右のチャネルとして扱われます。
1
このチャネルペアのI2Sデータは、単一のチャネルとして扱われます。機能的にはこのペアの左チャネルとなります。

備考: I2Sモード0では、フレームの右半分はPOSITION = 0x100から始まります。これはモード0がフレームの左と右のサイドを明確に区別しているためです。ONECHANNEL = 1の場合、POSITIONを0x100 + 右サイド内のデータ位置に設定することで、シングルチャネルのデータを右側に配置することができます。例えば、0x108の場合、フレーム中央から8クロック目からデータを配置することになります。その他のI2Sモードでは、POSITIONで定義されたクロックにシングルチャネルのデータが配置されます。

bit 20:16 DATALEN

データ長（マイナス1エンコード）は、このFlexcommのすべてのチャネルペアのI2Sデータのビット数を定義します。データはここで定義されたビット数だけSDAに駆動されたり、SDAから受信されたりすることに注意してください。

DATALENは、I2Sで以下のようにも使用されます。

FIFOとI2Sシリアライザ／デシリアライザ間のデータ転送のサイズを決定する。37.8.4項「FIFO buffer configurations and usage」を参照してください。
モード1、2、3では、フレーム内の右データとそれに続く左データの位置を決定します。
モード3では、WSパルスの持続時間を決定します。

値を示します。

0x00～0x02 = サポートされていません。
0x03 = データ長は4ビット
0x04 = データ長は5ビット
…
0x1F = データ長は32ビット

Configuration register 2

CFG2レジスタは、I2Sデータ構成の外観をコントロールするフィールドを含んでいます。

bit 10:0 FRAMELEN

フレーム長（マイナス1エンコード）は、フレームに含まれるデータビット数（クロック数）を定義します。37.8.2.1項の「Frame format」を参照してください。

0x000～0x002 = サポートされていません。
0x003 = フレームの長さは4ビット
0x004 = フレームの長さは5ビット
...
0x7FF = フレームの長さは合計で2048ビット

備考: I2Sモード0または1で奇数長のフレーム（例: 33クロック）を定義した場合、余分なクロックは右半分に出現します。

備考: I2Sモード3の場合、WSパルスを正しく生成するためには、FRAMELENはDATALENよりも大きくなければなりません。

bit 24:16 POSITION

データポジション。フレーム内でのこのチャネルペアのデータの位置を定義します。POSITION + DATALENはFRAMELENよりも小さくなければなりません。37.8.2.1項の「Frame format」を参照してください。

備考: I2Sモード0の場合、POSITIONはWSエッジの1クロック後から、左相と右相の両方でデータの位置を定義します。その他のモードでは、POSITIONはフレーム全体内のデータの位置を定義します。モード0でONECHANNEL = 1の場合は特殊なケースで、ONECHANNELの説明を参照してください。

備考: 全てのチャネルペアのDATALENとPOSITIONフィールドの組み合わせは、フレーム内でチャネルが重ならないようにする必要があります。

0x000 = フレームまたはWSフェーズ内のビットポジション0（最初のビット位置）からデータが始まる。
0x001 = フレームまたはWSフェーズ内のビットポジション1からデータが始まる。
…
0x0FF = フレームまたはWSフェーズ内のビットポジション255からデータが始まる。
0x100 = ONECHANNELの説明を参照。

2021/06/01(火)LPC55xx : Sys_ctrl

LPC55xx日本語訳::MCU

参照: NXP LPC55S1x RM R1.4, 36章 *1

Sys_ctrl

36.1 How to read this chapter

sys_ctrlには、次のものが含まれています。

I2S信号の共有（I2S signal sharing）機能。この機能は、すべてのLPC55S1x/LPC551xデバイスで利用可能です。
USB HS用のステータスレジスタ
グレイ（GRAY）値のバイナリデコーダ

36.2 Features

I2S信号の共有 : 複数のFlexcomm Interface I2Sインターフェイスが、外部ボード配線なしで、I2Sクロック、WS、DATAの組み合わせを共有できます。
グレイ→バイナリデコーダ : OSイベントタイマからのグレイ値をデコードできます。

36.3.1 I2S signal sharing

I2S信号の共有を以下のように設定します。

FCnCTRLSELおよびSHAREDCTRLSETxレジスタを書き込む前に、UPDATELCKOUTビットをリセットしてUPDATELCKOUTレジスタ内の書き込み保護を解除します。

1. IOCONで、I2Sの動作のために実際に外部に接続するピンの適切な機能を選択します。

SHAREDCTRLSET0、SHAREDCTRLSET1レジスタに書き込んで、どの共有セットを使用するかを設定します（36.5節「Register description」を参照）。

2. 必要に応じてFC0CTRLSEL～FC7CTRLSELレジスタに書き込んで、共有された信号を使用する各Flexcomm Interfaceの信号共有を設定します。

I2S信号共有を使用するFlexcomm Interfaceを必要に応じて設定します（36.5節を参照）。どのFlexcomm Interfaceもまずマスタとして動作し、次にスレーブとして動作します。

注意：信号共有の接続はレジスタの値が変更されると同期をとらずに行われるので、データストリームの開始前に行う必要があります。

また、SCKとWS信号を共有しているI2Sマスタは、共有信号を使用するように設定する必要があります。例えば、Flexcomm Interface 0がSCKとWSを共有セット0に提供している場合、FC0CTRLSELでSCKとWSに共有セット0を選択設定します。

36.4 Pin description

I2S信号の共有は、ピンを直接経由するのではなく、既存のI2Sピン機能への内部配線の追加です。

36.5.1 Update clock lock out register

sys_ctrlのすべてのレジスタ（このレジスタを除く）を書き込みアクセスから保護するためのレジスタです。

36.5.2 Shared signal control select registers for each Flexcomm (0 to 7)

これらのレジスタは、Flexcomm Interface 3を除く各Flexcomm InterfaceのSCK、WS、DATA入力、およびDATA出力の信号源を選択します。共有信号の接続方法と選択方法の詳細については、表660を参照してください。

36.5.3 Control registers for each set of shared signals

これらのレジスタは、（2つの）共有信号グループのSCK、WS、DATA入力のソースを選択し、どのFlexcomm Interfaceが共有DATA出力に参加するかを設定します。

36.5.4 Status register for USB HS

このレジスタは、USB HS 3.3V電源ドメインの低電圧検出信号を示します。電源の検出器はUSB PHYに内蔵されています。

36.5.5 CODE GRAY for LSB input

CODE GRAY LSBの入力レジスタとして機能します。

36.5.6 CODE GRAY for MSB input

CODE GRAY MSBの入力レジスタとして機能します。

36.6 Functional description

I2S信号の共有機能は、すべてのLPC55S1x/LPC551xデバイスで利用できます。

必要以上のピンを犠牲にすることなく、1つのTDMストリームで複数のI2S機能を一緒に使用したい場合があります。I2S信号の共有により、デバイスの外部で複数のピンを外部接続することなくこのような使用が可能になります。この機能は、4つのチャネルペアを含む1つのI2Sインターフェイスで実現できる範囲を超える要件がある場合にのみ、必要となります。

信号の共有は、複数のオンチップI2Sインターフェイスを、外部の基板配線なしに、同じピンでクロック、WS、入力データに接続することができます。複数のI2S機能が1つのデータラインに出力データを提供する場合は、やはり外部接続で実現する必要があります。

一般的に、I2S用に設定された各Flexcomm Interfaceは、以下を選択できます。

独自のSCK、または共有のSCK。
独自のWS、または共有のWS。
自身のDATAイン、または共有のDATAイン。

各Flexcomm Interfaceは、共有された信号に貢献できる可能性があります。

自身のSCK（マスタかスレーブかに応じて、インまたはアウト）。
自身のWS（マスタかスレーブかに応じて、インまたはアウト）。
独自のDATAイン。

図104と図105に接続可能な代表的なロジックを示します。

図106は、入力データと出力データが2つの異なるI2Sインターフェイスに接続された双方向コーデックの簡単な例で、信号共有を利用して接続を1つのSCKと1つのWSピンに減らしています。この例では、1つのI2Sインターフェイスがマスタトランスミッタで、1つのI2Sインターフェイスがスレーブレシーバとなっています。データ入力と出力は、外部コーデックの別々のピンであるため、1つのピンで共有することはできません。

図107は、複数のスレーブおよび／またはレシーバがSCKとWS、および／またはDATAを共有する一般的なケースを示しています。このシナリオには、受信データの共有が含まれます（例えば、異なるI2SインターフェイスがTDMストリームの異なるスロットからデータを受信する場合など）。

図108は、あるI2Sインターフェイスがチップ外に出るマスタとなり、他のオンチップI2Sインターフェイスがそのスレーブとなるマスタ・スレーブ動作を示しています。データは送信することも受信することもできます。複数のI2Sインターフェイスは、複数のピンを配線することで、1つのストリームにデータを供給します。

図109は、1つのI2Sインターフェイスが共有のDATAラインに送信している間に、少なくとも1つの他のI2Sが同じDATAラインから受信しているデータを示しています。これは、必ずしも送信されたデータが受信されていることを意味するものではありません。これらはTDMフレーム内の異なるパケットである可能性があります。この例では、2つのI2Sインターフェイスが送信し、2つのI2Sインターフェイスが受信していますが、どのような組み合わせも可能です。